PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-327503 (43)Date of publication of application: 26.11.1999

(51)Int.Cl. G09G 3/28


G09G 3/20

(21)Application number: 10-136920 (71)Applicant: FUJITSU LTD

(22)Date of filing: 19.05.1998 (72)Inventor: KANAZAWA GIICHI

KUWABARA TAKESHI KOIZUMI HARUO

(54) PLASMA DISPLAY DEVICE



(57)Abstract:

PROBLEM TO BE SOLVED: To simplify wirings of driving circuits and also to form the drivers in an IC for a PDP in which different sustaining discharge signals are to be impressed on odd numbered X, Y electrodes and on even numbered X, Y electrodes.

SOLUTION: In a plasma display device in which the second electrode driving circuit of a plasma display device impressing sustaining discharge signals having reverse phase alternately on the pair of adjacent first electrode 2 and second electrode 3 in an interlaced display is provided with a first driving circuit 16 outputting voltage pulses to be

impressed on odd numbered second electrodes and a second driving circuit 17 outputting voltage pulses to be impressed on even numbered second electrodes and a third circuit for selectively impressing these voltage pulses and scanning signals on the second electrodes, the third circuit is divided into a third odd numbered circuit 41 to be connected to the odd numbered second electrodes and a third even numbered circuit 42 to be connected to the even numbered second electrodes and they are respectively integrated.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-327503

(43)公開日 平成11年(1999)11月26日

(51) Int.Cl. ⁶		識別記号	FΙ		
G 0 9 G	3/28		G 0 9 G	3/28	J
	3/20	621		3/20	6 2 1 M

審査請求 未請求 請求項の数13 OL (全 15 頁)

(21)出願番号	特願平10-136920	(71)出願人		
			富士通株式会社	
(22)出顧日	平成10年(1998) 5月19日		神奈川県川崎市中原区上小田中4丁目1番	
			1号	
		(72)発明者	金澤 義一	
			神奈川県川崎市中原区上小田中4丁目1番	
			1号 富士通株式会社内	
		(72)発明者	桑原 武	
			神奈川県川崎市中原区上小田中4丁目1番	
			1号 富士通株式会社内	
		(72)発明者	小泉 治男	
			神奈川県川崎市中原区上小田中4丁目1番	
			1号 富士通株式会社内	
		(74)代理人	弁理士 石田 敬 (外4名)	

(54) 【発明の名称】 プラズマディスプレイ装置


(57)【要約】

【課題】 X、Y電極を奇数番と偶数番で別々の維持放電信号を印加するPDPにおいて、駆動回路の配線を簡単にすると共に、ドライバのIC化する。

【解決手段】 インターレース表示で隣接する第1の電極2と第2の電極3の組に交互に逆相の維持放電信号を印加するプラズマディスプレイ装置の第2の電極の駆動回路が、奇数番目の第2の電極に印加する電圧バルスを出力する第1の駆動回路16と、偶数番目の第2の電極に印加する電圧バルスを出力する第2の駆動回路17と、これらの電圧バルスと走査信号を第2の電極に選択的に印加するための第3の回路とを備えるプラズマディスプレイ装置において、第3の回路は、奇数番目の第2の電極に接続される第3奇数回路41と、偶数番目の第2の電極に接続される第3荷数回路42とに分けられ、それぞれ集積化されている。

図 6

本発明の第1実施例のY電極駆動回路の構成



2

【特許請求の範囲】

【請求項1】 平行に配置された第1及び第2の電極と、該第1及び第2の電極に対して直交する形で配置された第3の電極とを有する表示バネルを備え、前記第2と第3の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、前記第1と第2の電極に維持放電信号を印加して選択したセルで維持放電を行わせるブラズマディスプレイ装置であって、

1

前記第1の表示セルと前記第2の表示セルで発光表示を 交互に繰り返すインターレース表示が行われ、

当該プラズマディスプレイ装置の前記第2の電極の駆動 回路は、

前記第2の電極の中の奇数番目の電極に共通に印加する 電圧パルスを出力する第1の駆動回路と、

前記第2の電極の中の偶数番目の電極に共通に印加する 電圧バルスを出力する第2の駆動回路と、

前記第2の電極毎に設けられ、前記第1の駆動回路と前記第2の駆動回路の出力する前記電圧バルスを前記第2の電極に印加すると共に、前記走査信号を前記第2の電極に選択的に印加するための第3の回路とを備えるブラズマディスプレイ装置において、

前記第3の回路は、前記第2の電極の中の奇数番目の電極に接続される第3奇数回路と、前記第2の電極の中の偶数番目の電極に接続される第3偶数回路とに分けられており、

前記第3奇数回路は少なくとも1個のチップに集積化されており、

前記第3偶数回路は少なくとも1個のチップに集積化されていることを特徴とするプラズマディスプレイ装置。

【請求項2】 請求項1に記載のプラズマディスプレイ 装置であって、

前記第1の回路の近傍に前記第3奇数回路のチップを配置し、

前記第2の回路の近傍に前記第3偶数回路のチップを配置したプラズマディスプレイ装置。

【請求項3】 請求項1に記載のプラズマディスプレイ 装置であって、

前記第1の回路及び前記第2の回路はそれぞれ複数設けられており、複数の第1の回路と第2の回路が交互に配置されているブラズマディスブレイ装置。

【請求項4】 請求項1に記載のプラズマディスプレイ 装置であって、

前記第3奇数回路及び前記第3偶数回路は、それぞれ複と第3の電極に印加する走査信号とアドレス信号により数のチップで構成され、交互に配置された前記複数の第 放電セルの選択を行い、前記第1と第2の電極に維持放1の回路と第2の回路に対応して交互に配置されている 50 電信号を印加して選択したセルで維持放電を行わせるプ

プラズマディスプレイ装置。

【請求項5】 請求項1に記載のプラズマディスプレイ装置であって、

前記走査信号に相当する選択電圧と、前記走査信号が印加される以外の第2の電極に印加する非選択電圧とを供給する第4の回路を備え、該第4の回路から前記第3奇数回路と前記第3偶数回路に前記選択電圧と前記非選択電圧が供給されるブラズマディスプレイ装置。

【請求項6】 請求項5に記載のブラズマディスプレイ 装置であって。

前記第4の回路は、前記選択電圧を与える第1のスイッチング素子と、該第1のスイッチング素子に接続された第1と第2のダイオードと、前記非選択電圧を与える第2のスイッチング素子と、該第2のスイッチング素子に接続された第3と第4のダイオードとを有し、

前記第1のダイオードを前記第3奇数回路の一端に接続し、前記第3のダイオードを前記第3奇数回路の他端に接続し、前記第2のダイオードを前記第3偶数回路の一端に接続し、前記第4のダイオードを前記第3偶数回路の他端に接続したブラズマディスプレイ装置。

【請求項7】 請求項1に記載のプラズマディスプレイ 装置であって、

前記第1及び第2の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、前記走査信号の印加時に前記第2の電極に選択的に印加する電圧を供給するスイッチング素子を備えるプラズマディスプレイ装置。

【請求項8】 請求項1に記載のプラズマディスプレイ 装置であって、

前記第1の回路と前記第3奇数回路のチップを一方の面 30 に配置し、前記第2の回路と前記第3偶数回路のチップ を他方の面に配置した基板を備えるプラズマディスプレ イ装置。

【請求項9】 請求項1に記載のプラズマディスプレイ装置であって、

前記第3奇数回路のチップを一方の面に配置し、前記第3偶数回路のチップを他方の面に配置し、前記第1及び第2の回路は前記一方の面又は他方の面のいずれかに配置した基板を備えるプラズマディスプレイ装置。

【請求項10】 請求項8又は9に記載のプラズマディ 40 スプレイ装置であって、

前記第3奇数回路のチップと前記第3偶数回路のチップ の前記走査信号を順次出力する出力端子は、一方の面か ら見て同じ方向に前記走査信号が順次出力されるように 配置されているプラズマディスプレイ装置。

【請求項11】 平行に配置された第1及び第2の電極と、該第1及び第2の電極に対して直交する形で配置された第3の電極とを有する表示パネルを備え、前記第2と第3の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、前記第1と第2の電極に維持放電を行わせるブ

3

ラズマディスプレイ装置であって、

隣接する前記第1の電極及び隣接する前記第2の電極に 交互に逆相の維持放電信号を印加することにより、前記 第2の電極と前記第1の電極の中の奇数番目の電極で第 1の表示セルが形成され、前記第2の電極と前記第1の 電極の中の偶数番目の電極で第2の表示セルが形成さ

前記第1の表示セルと前記第2の表示セルで発光表示を 交互に繰り返すインターレース表示が行われるブラズマ ディスプレイ装置において、

当該プラズマディスプレイ装置の前記第1の電極の駆動 回路は、

前記第1の電極の中の奇数番目の電極に共通に印加する 電圧パルスを出力する第5の駆動回路と、

前記第1の電極の中の偶数番目の電極に共通に印加する 電圧パルスを出力する第6の駆動回路とを備え、

前記第5の回路及び前記第6の回路はそれぞれ複数設け られており、複数の第5の回路と第6の回路が交互に配 置されていることを特徴とするプラズマディスプレイ装

【請求項12】 請求項11に記載のプラズマディスプ レイ装置であって、

前記第5及び第6の回路は、少なくとも維持放電電圧を 供給するスイッチング素子と、前記走査信号の印加時に 前記第1の電極に選択的に印加する電圧を供給するスイ ッチング素子を備えるプラズマディスプレイ装置。

【請求項13】 請求項11に記載のプラズマディスプ レイ装置であって、

前記第5の回路を一方の面に配置し、前記第6の回路を 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ機能を有す る表示素子であるセルの集合によって構成された表示パ ネルを駆動する技術に係わり、特にAC(交流)型プラ ズマディスプレイパネル (Plasma Display Panel:PDP) においてインターレース表示を行う装置に関する。

[0002]

【従来の技術】上記のAC型PDPは、2本の維持電極 40 構成する透明電極22-1、…とバス電極21-1、 に交互に電圧波形を印加することで放電を持続し、発光 表示を行うものである。一度の放電は、パルス印加直後 1μsから数μsで終了する。放電によって発生した正 電荷であるイオンは、負の電圧が印加されている電極上 の絶縁層の表面に蓄積され、同様に負電荷である電子 は、正の電圧が印加されている電極上の絶縁層の表面に 蓄積される。

【0003】従って、初めに高い電圧(書込み電圧)の パルス(書込みパルス)で放電させて壁電荷を生成した 後、極性の異なる前回より低い電圧(維持放電電圧)の 50 【0007】また、ガラス基板5と向き合うガラス基板

パルス (維持放電パルス)を印加すると、前に蓄積され た壁電荷が重畳され、放電空間に対する電圧は大きくな り、放電電圧のしきい値を越えて放電を開始する。つま り、一度書込み放電を行い、壁電荷を生成した表示セル は、その後、維持放電バルスを交互に逆極性で印加する ことで、放電を持続するという特徴がある。これをメモ リ効果、又はメモリ機能と呼んでいる。一般にAC型P DPは、このメモリ効果を利用して表示を行うものであ

4

【0004】従来のAC型PDPでは、維持電極の一方 のX電極と他方のY電極を交互に配列し、奇数番目のX 電極とY電極の間及び偶数番目のX電極とY電極の間で 放電を行わせていた。すなわち、表示セルは、奇数番目 のX電極とY電極の間と偶数番目のX電極とY電極の間 に形成され、奇数番目のY電極と偶数番目のX電極及び 奇数番目のX電極と偶数番目のY電極の間には形成され なかった。しかし、これでは高精細化及び高輝度化する のが難しいなどの問題があった。そこで、本出願人は、 特開平9-160525号公報で、インターレース走査 20 において、奇数番目のY電極と偶数番目のX電極及び奇 数番目のX電極と偶数番目のY電極の間にも表示セルを 形成することにより高精細化及び高輝度化を図ったPD Pを開示している。本発明は、特開平9-160525 号公報に開示されたようなY電極が両側のX電極との間 で放電が行われ、表示セルが形成されるプラズマディス プレイバネル (PDP) に適用される。

【0005】図1は、上記の特開平9-160525号 公報に開示されたPDPの概要を示すブロック図であ り、図2はそのパネルの断面構造であり、図3は1フレ 他方の面に配置した基板を備えるプラズマディスプレイ 30 ームの構成を示す図であり、図4は1サブフィールドで 各電極に印加される駆動波形を示すタイムチャートであ る。これらの図を参照して、本発明が適用されるPDP について説明する。

> 【0006】図1に示すように、パネル1には、維持放 電電極を構成する第1の電極(X電極)2-1、2-2、…、第2の電極(Y電極)3-1、3-2、…及び アドレス電極4-1、4-2、…が設けられている。図 2に示すように、パネル1は、2枚のガラス基板5、6 によって構成されている。第1の基板6には、X電極を …、及びY電極を構成する透明電極32-1、32-2 …とバス電極31-1、31-2、…が平行に交互に配 置されている。基板5が表示面側であり、透明電極は蛍 光体9からの反射光を透過させる目的で使用される。し かし透明電極だけでは電圧の降下が大きくなるので、電 極抵抗による電圧降下を防ぐ目的でバス電極が設けられ る。更に、これらの電極を誘電体で被覆し、放電面には 保護膜としてMg〇(酸化マグネシューム)膜を形成す

6には、アドレス電極4をX及びY電極と直交する形で 形成する。更に、アドレス電極間には、障壁10を形成 し、その障壁の間には、アドレス電極を覆う形で赤、 緑、青の発光特性を持つ螢光体9を形成する。障壁10 の尾根とMgO膜が密着する形で2枚のガラス基板5、 6が組み立てられる。

【0008】各電極は、その両側の電極のすきま(つま り放電スリット)8で放電することができる。Y電極は アドレス動作時の表示ラインの選択及び維持放電に主と して利用される。アドレス電極は、選択された表示ライ ンのY電極との間で表示セルの選択を行うためのアドレ ス放電に主として利用される。X電極はアドレス動作時 に選択されたY電極のどちらの側の放電スリットにアド レス放電を発生させるかの選択と維持放電に主として利 用される。

【0009】図1に示すように、アドレス電極4-1、 4-2、…は、1本毎にアドレスドライバ13に接続さ れ、そのアドレスドライバ13によってアドレス放電時 のアドレスパルスが印加される。また、Y電極は、個別 にスキャンドライバ12に接続される。スキャンドライ バ12は、1ビット毎に、奇数Y電極4-1、4-3、 …の駆動用と偶数Y電極4-2、4-4、…の駆動用に 分けられ、奇数Yサスティン回路16と偶数Yサスティ ン回路17に接続されている。アドレス動作時のパルス はスキャンドライバ12の中で発生し、維持放電パルス などは奇数 Y サスティン回路 16及び偶数 Y サスティン 回路17で発生し、スキャンドライバ12を経由して各 Y電極に印加される。X電極2-1、2-2、…は、奇 数X電極2-1、2-3、…と偶数X電極2-2、2-ティン回路14と偶数Xサスティン回路15に接続され る。これらのドライバ回路は、制御回路11によって制 御され、その制御回路は装置の外部より入力される同期 信号や表示データ信号によって制御される。

【0010】図3に示すように、上記のPDPにおける 1フレームの駆動シーケンスは、奇数フィールドと偶数 フィールドに分割され、奇数フィールドでは奇数行の表 示を、偶数フィールドでは偶数行の表示をそれぞれ行 う。すなわち、奇数フィールドでは、奇数番目のX電極 とY電極の間と偶数番目のX電極とY電極の間で放電を 40 行い、偶数フィールドでは奇数番目のY電極と偶数番目 のX電極及び奇数番目のX電極と偶数番目のY電極の間 で放電を行う。更に、各フィールドは、いくつかのサブ フィールドに分割されている。図3では、8個のサブフ ィールドSF1、SF2、…、SF8に分割した例を示 している。各サブフィールドは、表示セルの初期化を行 うリセット期間と、表示データの書込み(アドレス)を 行うアドレス期間と、アドレスによって壁電荷が形成さ れたセルのみ繰り返し放電(維持放電)を行い発光する サスティン期間とで構成される。奇数フィールドでは、

奇数行 (ライン) においてのみアドレス放電及び維持放 電が行われ、偶数フィールドでは偶数行においてのみア ドレス放電及び維持放電が行われる。なお、表示の輝度 は、維持放電期間の長短、つまり維持放電バルスの回数 によって決定される。

6

【0011】サブフィールドSF1、SF2、…、SF 8においては、リセット期間とアドレス期間はそれぞれ 同一の長さであり、維持放電期間の長さは、1:2: 4:8:16:32:64:128の比率になってい 10 る。点灯させるサブフィールドの組を選択することで、 0から255までの256段階の輝度の違いを表示でき

【0012】図4は、図1に示すプラズマディスプレイ 装置の駆動する波形を示すタイムチャートであり、1サ ブフィールド期間を示している。この例では、1サブフ ィールドは、リセット/アドレス期間、更に維持放電期 間(サスティン期間)に分割される。リセット期間にお いては、まず、すべてのY電極が0Vレベルにされ、同 時にX電極に電圧Vs+Vw(約300V)からなる全 20 面書込みパルスが印加される。このリセット動作は、前 のサブフィールドの点灯状態に係わらず、すべての表示 セルを同じ状態にする作用があり、次のアドレス(書込 み) 放電を安定に行うために行われる。

【0013】次に、アドレス期間において、表示データ に応じた表示セルのオン・オフを行うために、線順次で アドレス放電が行われる。ここで、従来のPDPではす べてのX電極は同じ電圧が印加されY電極に順に走査バ ルスを印加するが、図1に示したPDPにおける動作は 異なり、アドレス期間は、前半アドレス期間と後半アド 4、…に分けられ、それぞれのグループ毎に奇数Xサス 30 レス期間に分割される。例えば、奇数フィールドの前半 アドレス期間では、1行目、5行目、…の表示セルのア ドレスが行われ、後半アドレス期間では、3行目、7行 目、…の表示セルのアドレスが行われ、偶数フィールド の前半アドレス期間では、2行目、6行目、…の表示セ ルのアドレスが行われ、後半アドレス期間では、4行 目、8行目、…の表示セルのアドレスが行われる。

> 【0014】まず、奇数フィールドの前半アドレス期間 では、1番目、3番目、…の奇数番目のX電極に電圧V x(約50V)が印加され、2番目、4番目、…の偶数 番目のX電極に電圧0Vが印加され、1番目、3番目、 …の奇数番目のY電極に走査パルス (-VY:-150 V)を印加する。この時、2番目、4番目、…の偶数番 目のY電極には電圧OVが印加される。これと共に、ア ドレス電極に電圧Va(約50V)のアドレスバルスが 選択的に印加され、点灯させる表示セルのアドレス電極 とY電極の間で放電が起きる。次に、この放電をプライ ミング(種火)として、直ちにX電極とY電極間の放電 が行われる。X電極にこの時、奇数番目のX電極には電 圧Vxが印加され、偶数番目のX電極には0Vが印加さ 50 れており、上記の放電は電圧Vxが印加された側の放電

スリットで行われる。これにより、選択ラインの選択セ ルのX電極とY電極上のMgO膜に維持放電が可能な壁 電荷が蓄積する。以上の動作を最後のY電極まで行う と、1行目、5行目、…の表示セルのアドレスが行われ ることになる。

【0015】次に、奇数フィールドの後半アドレス期間 では、2番目、4番目、…の偶数番目のX電極に電圧V x(約50V)を印加し、1番目、3番目、…の奇数番 目のX電極に電圧0Vを印加し、2番目、4番目、…の 偶数番目のY電極に走査パルス(-VY:-150V) を順次印加する。これにより、3行目、7行目、…の表 示セルのアドレスが行われることになる。このようにし て、奇数フィールドの前半と後半のアドレス期間で、1 行目、3行目、5行目、…の奇数番目の表示セルのアド レスが終了する。

【0016】次に維持放電期間になると、Y電極とX電 極に交互に電圧Vs (約180V) からなる維持パルス が印加されて維持放電が行われ、奇数フィールドの1サ ブフィールドの画像表示が行われる。この時、奇数番目 のX電極とY電極間に印加する電圧と偶数番目のX電極 20 流も同じ経路で流れる。また、バルスを除去する際に とY電極間に印加する電圧は逆相であり、奇数番目の放 電スリットを囲む奇数番目のX電極とY電極間及び偶数 番目のX電極とY電極間には電位差V s が発生するが、 偶数番目の放電スリットを囲む奇数番目のX電極と偶数 番目のY電極間及び偶数番目のX電極と奇数番目のY電 極間には電位差Vsが発生しないようにしている。従っ て、維持放電は奇数番目の表示セルでのみ行われる。

【0017】同様に、偶数フィールドでは、偶数番目の 表示セルで画像表示が行われる。以上のようにして、Y 電極とその両側に隣接するX電極の間に表示セルが形成 30 る。Y電極を選択する場合には、トランジスタTr22 されるため、同じようなパネル構造であっても従来に比 べて高精細な表示を行うことが可能になる。

[0018]

【発明が解決しようとする課題】図5は、図1のPDP の奇数 Y サスティン回路 16と偶数 Y サスティン回路 1 7とスキャンドライバ12の部分の回路構成を示す図で ある。なお、図示していないが、スキャンドライバ12 には制御回路 1 1 からの同期信号を受けて走査パルスを 発生する回路が設けられているがここでは省略してあ 17は同じ構成を有し、放電電流のグランドGNDへの 引込み用の信号CD1とCD2がゲートに印加される電 界効果トランジスタ(FET)(以下、単にトランジス タと称する。)Tr1、Tr6と、放電電流のVs電源 からの供給用の信号CU1とCU2がゲートに印加され るトランジスタTr2、Tr7と、アドレス動作時の選 択電位-VYを与えるための信号VY1とVY2がゲー トに印加されるトランジスタTr4、Tr9と、アドレ ス動作時の非選択電位-VSCを与えるための信号VS C1とVSC2がゲートに印加されるトランジスタTr 50 いても同じである。

5、Tr10と、アドレス動作時にトランジスタTr 2、Tr7を分離するための信号AS1とAS2がゲー トに印加されるトランジスタTr3、Tr8とによって 構成される。

8

【0019】一方、スキャンドライバ12は、各電極毎 に設けられる信号SU1、SU2、…がゲートに印加さ れるトランジスタTr21-1、Tr21-2、…と、 信号SD1、SD2、…がゲートに印加されるトランジ スタTr21-1、Tr21-2、…で構成される、電 10 極の個数分設けられた個別のドライバ12-1、12-2、…で構成される。これらのドライバ12-1、12 -2、…は、奇数及び偶数電極毎に共通に、奇数Yサス ティン回路16の端子DOD1とDOUT1及び偶数Y サスティン同路17の端子DOD2とDOUT2に接続 される。

【0020】図5の回路の動作を簡単に説明すると、維 持放電パルス(サスティンパルス)は、Vs電源から、 トランジスタTr2、Tr3、及びTr22-1、22 -2、…を経由してパネルのY電極に印加され、放電電 は、Y電極からトランジスタTr21-1、21-2、 …のダイオードを通り、ダイオードD2とトランジスタ Tr1を経由してGNDに流れ込む。この時、X電極に V s パルスが印加され、維持放電電流も同じ経路で流れ

【0021】アドレス放電時には、トランジスタTェ 1、Tr2、Tr2をそれぞれオフにし、トランジスタ Tr5とTr4をオンにすることで、スキャンドライバ 12の一端に選択電位が、他端に非選択電位が与えられ −1、22−2、…側をオンにし、非選択とする場合に はトランジスタTr21-1、22-2、…側をオンに する。

【0022】以上、本発明が適用されるPDPのY電極 駆動回路について説明したが、走査パルスが印加されな い点を除けば、X電極を駆動する回路も同様である。Y 電極を奇数番と偶数番で分けて駆動する必要のない従来 の方式のPDPでは、サスティン回路は1個で、維持放 電信号も一種類であるため、1組の配線を設けるだけで る。奇数Yサスティン回路16と偶数Yサスティン回路 40 よく、配線は簡単であった。これに対して、図5で明ら かなように、本発明が適用されるPDPでは、各Y電極 を直接駆動するためのスキャンドライバ12の各ドライ バに1個おきに別なサスティン回路を接続するため、回 路内部における配線が複雑になるという問題が生じた。 すなわち、スキャンドライバ12の各出力をパネル1の Y電極に接続し易いように、順番に配置するため、2個 のサスティン回路から供給される維持放電信号が印加さ れる2組の配線を配置し、各ドライバを対応する配線に 接続する必要がある。これはX電極を駆動する回路につ

9

【0023】従来のPDPでは、小型化や製造コストの 低減のために、スキャンドライバ12を1個又は数個の チップにIC化することが行われている。スキャンドラ イバ12には上記のように走査バルスを発生する回路が 設けられており、IC化しない場合、図5のドライバ1 2-1、12-2、…に加えてこの回路をディスクリー ト(個別)部品で構成する必要があり、回路規模やコス トなどの面で問題がある。そのため、本発明が適用され るPDPについても、小型化や製造コストの低減のため にスキャンドライバ12をIC化することが望ましい。 しかし、IC化する上で問題のあることが分かった。 【0024】図5のスキャンドライバ12のドライバ1 2-1、12-2、…をIC化する場合、パネル1との 接続を考慮してドライバ12-1、12-2、…をこの 順で配置することになる。チップには2個のサスティン 回路16、17から供給される維持放電信号を受けるた めの4個の端子を設け、各ドライバに維持放電信号を供 給するための2組の配線をチップ内に並行して設けると とになる。チップ内であるので、2組の配線はある程度 近接して配置せざるを得ない。しかし、上記のように、 維持放電信号は約180Vであり、2組の配線に印加さ れる信号は逆相であるため、2組の配線間には約180 Vがそのまま印加されることになる。従って、2組の配 線をチップ内に近接して配置するのは非常に難しく、Ⅰ C化できないという問題が生じた。また、たとえIC化 しても、チップを大きくせざるを得ず、その分コストが 増加し、チップが大きくなるという問題がある。なお、 維持放電信号が印加される配線が1組であれば、配線間 の電位差はドライバ12-1、12-2、…におけるト ランジスタTr21-1、Tr21-2、…とTr22 -1、Tr22-2、…による電圧降下分であり、十分 に小さい。

【0025】以上のような問題があるため、本発明が適用されるPDPでは、X電極とY電極の駆動回路における配線が複雑で、スキャンドライバをIC化するのが難しいという問題があった。本発明は、このような問題を解決するためのもので、X電極とY電極を奇数番と偶数番で別々の維持放電信号を印加するPDPにおいて、X電極とY電極の駆動回路における配線を簡単にすると共に、スキャンドライバのIC化を可能にすることを目的40とする。

[0026]

される回路に分割する。

【0027】すなわち、本発明のプラズマディスプレイ 装置は、平行に配置された第1及び第2の電極と、第1 及び第2の電極に対して直交する形で配置された第3の 電極とを有する表示パネルを備え、第2と第3の電極に 印加する走査信号とアドレス信号により放電セルの選択 を行い、第1と第2の電極に維持放電信号を印加して選 択したセルで維持放電を行わせるブラズマディスプレイ 装置であって、隣接する第1の電極及び第2の電極の組 10 に交互に逆相の維持放電信号を印加することにより、第 2の電極と第1の電極の中の奇数番目の電極で第1の表 示セルが形成され、第2の電極と前記第1の電極の中の 偶数番目の電極で第2の表示セルが形成され、第1の表 示セルと第2の表示セルで発光表示を交互に繰り返すイ ンターレース表示が行われ、プラズマディスプレイ装置 の第2の電極の駆動回路は、第2の電極の中の奇数番目 の電極に共通に印加する電圧パルスを出力する第1の駆 動回路と、第2の電極の中の偶数番目の電極に共通に印 加する電圧パルスを出力する第2の駆動回路と、第2の 20 電極毎に設けられ、第1の駆動回路と第2の駆動回路の 出力する電圧バルスを第2の電極に印加すると共に、走 査信号を第2の電極に選択的に印加するための第3の回 路とを備えるプラズマディスプレイ装置において、第3 の回路は、第2の電極の中の奇数番目の電極に接続され る第3奇数回路と、第2の電極の中の偶数番目の電極に 接続される第3偶数回路とに分けられており、第3奇数 回路を少なくとも1個のチップに集積化し、第3偶数回 路を少なくとも1個のチップに集積化することを特徴と する。

(0028] 本発明のプラズマディスプレイ装置では、 第2の電極(Y電極)を駆動する駆動回路が、奇数番目 のY電極に接続される回路と、偶数番目のY電極に接続 される回路に分割されているため、配線の自由度が向上 し、IC化する場合にも、第3奇数回路と第3偶数回路 をIC化すれば、チップ内では1種類の維持放電信号が 存在するだけなので、耐圧の問題は生じない。

【0029】これらの回路を配置する場合には、第1の回路の近傍に第3奇数回路のチップを配置し、第2の回路の近傍に第3偶数回路のチップを配置することが望ましい。第3奇数回路と第3偶数回路のチップの出力順をパネルのY電極の配置順に合わせるには、回路基板上の配線パターンやケーブルなどの配置変換手段を設ける。【0030】第1の回路及び第2の回路はそれぞれ複数個設ける場合には、交互に配置することが望ましい。更に、第3奇数回路及び第3偶数回路が、それぞれ複数のチップで構成される場合には、第1の回路と第2の回路に対応して交互に配置することが望ましい。走査時に使用される選択電圧と非選択電圧は、第1の回路及び第2の回路で共通に使用されるので、第4の回路を設けて供

【0031】第1の回路と第3奇数回路との間及び第2 の回路と第3偶数回路との間には、少なくとも電流供給 用配線と電流引込み用配線とを設ける。第4の回路は、 選択電圧を与える第1のスイッチング素子と、第1のス イッチング素子に接続された第1と第2のダイオード と、非選択電圧を与える第2のスイッチング素子と、第 2のスイッチング素子に接続された第3と第4のダイオ ードとを有し、第1のダイオードを第3奇数回路の一端 に接続し、第3のダイオードを第3奇数回路の他端に接 続し、第2のダイオードを第3偶数回路の一端に接続 し、第4のダイオードを第3偶数回路の他端に接続す

11

【0032】第1及び第2の回路は、少なくとも維持放 電電圧を供給するスイッチング素子と、走査信号の印加 時に第2の電極に選択的に印加する電圧を供給するスイ ッチング素子を備える。基板の一方の面に第1の回路と 第3奇数回路のチップを配置し、他方の面に第2の回路 と第3偶数回路のチップを配置すると、配線が簡単にな る。また、第3奇数回路のチップを基板の一方の面に配 置し、第3偶数回路のチップを他方の面に配置し、第1 及び第2の回路は一方の面又は他方の面のいずれかに配 置するようにしてもよい。

【0033】第3奇数回路のチップと第3偶数回路のチ ップの走査信号を順次出力する出力端子は、一方の面か ら見て同じ方向に走査信号が順次出力されるように配置 して、パネルのY電極の配置と合うようにすることが望 ましい。また、本発明の別の態様のプラズマディスプレ イ装置は、平行に配置された第1及び第2の電極と、第 1及び第2の電極に対して直交する形で配置された第3 の電極とを有する表示パネルを備え、第2と第3の電極 30 る。スキャンドライバA41-1が上位の奇数番目のY に印加する走査信号とアドレス信号により放電セルの選 択を行い、第1と第2の電極に維持放電信号を印加して 選択したセルで維持放電を行わせるプラズマディスプレ イ装置であって、隣接する第1の電極及び隣接する第2 の電極に交互に逆相の維持放電信号を印加することによ り、第2の電極と第1の電極の中の奇数番目の電極で第 1の表示セルが形成され、第2の電極と前記第1の電極 の中の偶数番目の電極で第2の表示セルが形成され、第 1の表示セルと第2の表示セルで発光表示を交互に繰り 返すインターレース表示が行われるプラズマディスプレ 40 からの出力は、Y電極の配列順であり、各スキャンドラ イ装置において、プラズマディスプレイ装置の第1の電 極の駆動回路は、第1の電極の中の奇数番目の電極に共 通に印加する電圧パルスを出力する第5の駆動回路と、 第1の電極の中の偶数番目の電極に共通に印加する電圧 パルスを出力する第6の駆動回路とを備え、第5の回路 及び第6の回路をそれぞれ複数個設け、交互に配置する ことを特徴とする。

【0034】第5及び第6の回路は、少なくとも維持放 電電圧を供給するスイッチング素子と、走査信号の印加 時に第1の電極に選択的に印加する電圧を供給するスイ 50 の構成は、奇数Yサスティン回路16と偶数Yサスティ

ッチング素子を備える。基板の一方の面に第5の回路を 配置し、他方の面に第6の回路を配置すると、配線が簡 単になる。

[0035]

【発明の実施の形態】図6は、本発明の第1実施例のP DPの奇数Yサスティン回路16と偶数Yサスティン回 路17とスキャンドライバの部分の回路構成を示す図で ある。奇数Yサスティン回路16と偶数Yサスティン回 路17は、図5の従来例と同じ構成である。スキャンド 10 ライバ41は、奇数番目のY電極に接続されるドライバ 12-1、12-3、…を集積した多出力のLSIであ り、スキャンドライバ42は、偶数番目のY電極に接続 されるドライバ12-2、12-4、…を集積した多出 力のLSIである。各スキャンドライバからの出力は、 パネル1のY電極に接続する際に交互に引き出されて接 続される。実際には、配列を変換するための回路基板4 3が設けられている。回路基板43には、スキャンドラ イバ41と42に接続されるコネクタとパネル1に接続 されるコネクタがあり、内部で配線の順序を入れ換え 20 る。また、回路基板43の替わりにケーブルを使用して もよい。

【0036】図7は、本発明の第2実施例のPDPの奇 数Yサスティン回路と偶数Yサスティン回路とスキャン ドライバの部分の回路構成を示す図である。奇数Yサス ティン同路16と偶数Yサスティン同路17は、第1実 施例と同じ構成である。第1実施例のスキャンドライバ 41と42は、それぞれ2個のスキャンドライバA41 - 1 とスキャンドライバC 4 1 - 2 及びスキャンドライ バB42-1とスキャンドライバD42-2で構成され 電極に接続され、スキャンドライバC41-2が下位の 奇数番目のY電極に接続され、スキャンドライバB42 -1が上位の偶数番目のY電極に接続され、スキャンド ライバD42-2が下位の偶数番目のY電極に接続され る。図示のように、奇数Yサスティン回路16、偶数Y サスティン回路17、スキャンドライバA41-1、ス キャンドライバC41-2、スキャンドライバB42-1及びスキャンドライバD42-2は、Y電極駆動回路 基板51に実装される。また、Y電極駆動回路基板51 イバからの出力をこの配列順になるように変換する部分 が設けられている。スキャンドライバA41-1とスキ ャンドライバC41-2は奇数Yサスティン回路16に 近くに、スキャンドライバB42-1とスキャンドライ バD42-2は偶数Yサスティン回路17の近くに配置 される。

【0037】図8は、本発明の第3実施例のPDPの奇 数Yサスティン回路と偶数Yサスティン回路とスキャン ドライバの部分の回路構成を示す図である。第3 実施例

ン回路17が、それぞれ2個の奇数Yサスティン回路A16-1と奇数Yサスティン回路B16-2及び偶数Yサスティン回路A17-1と偶数Yサスティン回路B17-2で構成されている点を除けば、第2実施例の構成と同じである。スキャンドライバA41-1、スキャンドライバC41-2、スキャンドライバB42-1及びスキャンドライバD42-2は、それぞれ奇数Yサスティン回路A17-1、奇数Yサスティン回路B16-2及び偶数Yサスティン回路B17-2の近くに配置される。第3実施例は、第1及び2実施例に比べて、スキャンドライバの出力からY電極までの配線を短くできるため、配線のインピーダンス(抵抗成分、容量成分、誘導成分)が低くなり、電圧低下が低減されるという利点がある。

13

【0038】図9は、本発明の第4実施例のPDPの奇 数Yサスティン回路と偶数Yサスティン回路とスキャン ドライバの部分の回路構成を示す図である。第4実施例 の構成は、スキャン電圧生成部61が設けられている点 を除けば、第2実施例の構成と同じである。図4に示し たように、Y電極の駆動波形は、維持放電期間では位相 が異なった波形であるが、アドレス期間は、両電極とも 非選択時には-Vscが、選択時には-VYが印加され る。よって、アドレス期間に必要な電位を供給する回路 は共通にすることができる。そこで、第4実施例では、 スキャン電圧生成部61を設けて、アドレス期間では、 ここで発生した電圧を各スキャンドライバに供給する。 【0039】図10は、第4実施例のスキャン電圧生成 部61と奇数Yサスティン回路16と偶数Yサスティン 回路17の部分の回路構成を示す図である。スキャン電 圧生成部61は、アドレス動作時の選択電位-VYを与 30 えるための信号VYがゲートに印加されるトランジスタ Tr10と、アドレス動作時の非選択電位-VSCを与 えるための信号VSCがゲートに印加されるトランジス タTrllと、ダイオードD9~D14が設けられてい る。また、奇数Yサスティン回路16と偶数Yサスティ ン回路17から、トランジスタTr4、Tr5、Tr 9、Tr10、ダイオードD3、D7が除かれている。 これにより、トランジスタを2個減らすことができる。 【0040】第1実施例から第4実施例では、Y電極の 駆動回路についての実施例を説明したが、次にX電極の 40 駆動回路の実施例を説明する。奇数番目と偶数番目のX 電極を別々に駆動しない従来のPDPでは、X電極はバ ネル1内で共通に接続されていた。従って、接続端子は 1個であり、X電極駆動回路の出力を単に接続するだけ でよかった。しかし、本発明を適用するPDPでは、奇 数番目と偶数番目のX電極に別々の駆動信号を印加する 必要がある。

【0041】図11は、従来のX電極駆動回路を実装したX側駆動回路基板71の構成を示す図である。この従来例では、パネル1には、X電極にそれぞれ接続される 50

接続端子がその順番で設けられている。従って、X側駆動回路基板71の出力もこれに対応した接続端子を有し、奇数Xサスティン回路14と偶数Xサスティン回路15からの出力が交互に接続されている。

【0042】図12は、奇数Xサスティン回路14の構成を示す図である。偶数Xサスティン回路15も同じ構成を有する。サスティンバルスはVs電源から、ダイオードD21とトランジスタTr33を経由してバネル1のX電極に印加され、放電電流も同じ経路で流れる。また、パルスを除去する際には、Y電極からトランジスタTr1を通りGNDに流れ込む。リセット時の書込み電圧は、トランジスタTr31をオンにすることで、容量Cに充電されたVs電圧と、Vw電圧が重畳されて、トランジスタTr2を経由してX電極に印加される。

【0043】ここで、図11に示すような構成では、奇数Xサスティン回路14からの接続端子X513まで、及び偶数Xサスティン回路15から接続端子X2までの配線距離が長く、電圧降下などの問題が生じた。図13は、第6実施例のX電極駆動回路を実装したX側駆動回路基板72の構成を示す図である。奇数Xサスティン回路14は2個の奇数Xサスティン回路A14-1と奇数Xサスティン回路B14-2に分割され、偶数Xサスティン回路15は、2個の偶数Xサスティン回路A15-1と偶数Xサスティン回路B15-2に分割され、交互に配置される。これにより配線での電圧降下の問題が低減された。

【0044】図14は、Y電極駆動回路の回路基板への 実装例を示す図である。図14の(1)では、基板50 の一方の面に奇数 Y サスティン回路 16と奇数番目の Y 電極に接続されるスキャンドライバ41を配置し、他方 の面に偶数 Y サスティン回路 17と偶数番目の Y 電極に 接続されるスキャンドライバ42を配置する。このよう な配置により、部品の実装面積を縮小でき、更にスキャ ンドライバ41、42の出力を最短距離で、パネル1の Y電極接続端子に接続できる。特に、パネル1との接続 部分で、一方の面に奇数番目のY電極に接続される端子 を、他方の面に偶数番目のY電極に接続される端子を設 ければ、回路基板における配線の組み替えも必要ない。 【0045】図14の(2)では、スキャンドライバ4 1とスキャンドライバ42を基板の別の面に配置した例 を示す。この配置でも、スキャンドライバ41、42の 出力を最短距離でパネル1のY電極接続端子に接続で き、回路基板における配線の組み替えを必要としないと いう効果が得られる。

[0046]

【発明の効果】以上説明したように、微細な構造としなくても高精細化が可能なPDPの駆動回路を小規模で且つ低コストで実現できる。

【図面の簡単な説明】

【図1】本発明の適用されるプラズマディスプレイパネ

ル(PDP)の構成を示すブロック図である。

【図2】図1のパネルの断面構造を示す図である。

【図3】図1のPDPの表示フレームの構成を示す図で ある。

【図4】図1のPDPの駆動波形を示すタイムチャートである。

【図5】従来の第2(Y)電極駆動回路の構成を示す図である。

【図6】本発明の第1実施例のY電極駆動回路の構成を示す図である。

【図7】本発明の第2実施例のY電極駆動回路の構成を示す図である。

【図8】本発明の第3実施例のY電極駆動回路の構成を 示す図である。

【図9】本発明の第4実施例のY電極駆動回路の構成を示す図である。

【図10】第4実施例のY電極駆動回路の詳細な構成を 示す図である。

【図11】従来例のX電極駆動回路の構成を示す図であ*

*る。

【図12】従来例の奇数Xサスティン回路の構成を示す図である。

16

【図13】本発明の第5実施例のX電極駆動回路の構成を示す図である。

【図14】Y電極駆動回路の実装例を示す図である。 【符号の説明】

1…パネル

2、2-1、2-2…第1(X)電極

10 3-1、3-2…第2(Y)電極

4-1、4-7…アドレス電極

12、12-1、12-2…スキャンドライバ

14…奇数Xサスティン回路

15…偶数Xサスティン回路


16…奇数 Y サスティン回路

17…偶数Yサスティン回路

41…奇数Yスキャンドライバ

42…偶数Yスキャンドライバ

【図1】




【図2】

【図11】


図 2

図11


パネルの断面構造




X 電極駆動回路基板



[図3]




表示フレームの構成



【図4】


PDPの駆動波形






[25]

図 6



本発明の第1実施例のY電極駆動回路の構成





【図10】

【図7】

第2実施例のY電極駆動回路の構成


図 7






[28]


第3実施例のY電極駆動回路の構成 図 13



[図9]



【図12】





駆動回路の実装例



【手続補正書】

【提出日】平成10年9月21日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 平行に配置された第1及び第2の電極と、該第1及び第2の電極に対して直交する形で配置された第3の電極とを有する表示バネルを備え、前記第2と第3の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、前記第1と第2の電極に維持放電信号を印加して選択したセルで維持放電を行わせるブラズマディスプレイ装置であって、

隣接する前記第1の電極と前記第2の電極の組に交互に 逆相の維持放電信号を印加することにより、前記第2の 電極と該第2の電極の一方の側の前記第1の電極との間 で第1の表示セルが形成され、前記第2の電極と<u>該第2</u>の電極の他方の側の前記第1の電極との間で第2の表示セルが形成され、

図

前記第1の表示セルと前記第2の表示セルで発光表示を 交互に繰り返すインターレース表示が行われ、

当該プラズマディスプレイ装置の前記第2の電極の駆動 回路は、

前記第2の電極の中の奇数番目の電極に共通に印加する 電圧パルスを出力する第1の駆動回路と、

前記第2の電極の中の偶数番目の電極に共通に印加する 電圧バルスを出力する第2の駆動回路と、

前記第2の電極毎に設けられ、前記第1の駆動回路と前記第2の駆動回路の出力する前記電圧パルスを前記第2の電極に印加すると共に、前記走査信号を前記第2の電極に選択的に印加するための第3の回路とを備えるブラズマディスプレイ装置において、

前記第3の回路は、前記第2の電極の中の奇数番目の電極に接続される第3奇数回路と、前記第2の電極の中の偶数番目の電極に接続される第3偶数回路とに分けられており、

前記第3奇数回路は少なくとも1個のチップに集積化されており、

前記第3偶数回路は少なくとも1個のチップに集積化されていることを特徴とするプラズマディスプレイ装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項11

【補正方法】変更

【補正内容】

【請求項11】 平行に配置された第1及び第2の電極と、該第1及び第2の電極に対して直交する形で配置された第3の電極とを有する表示パネルを備え、前記第2と第3の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、前記第1と第2の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、

隣接する前記第1の電極と前記第2の電極の組に交互に 逆相の維持放電信号を印加することにより、前記第2の 電極と該第2の電極の一方の側の前記第1の電極との間 で第1の表示セルが形成され、前記第2の電極と該第2 の電極の他方の側の前記第1の電極との間で第2の表示 セルが形成され、

前記第1の表示セルと前記第2の表示セルで発光表示を 交互に繰り返すインターレース表示が行われるブラズマ ディスプレイ装置において、

当該プラズマディスプレイ装置の前記第1の電極の駆動 回路は、

前記第1の電極の中の奇数番目の電極に共通に印加する電圧バルスを出力する第5の駆動回路と.

前記第1の電極の中の偶数番目の電極に共通に印加する 電圧バルスを出力する第6の駆動回路とを備え、

前記第5の回路及び前記第6の回路はそれぞれ複数設けられており、複数の第5の回路と第6の回路が交互に配置されていることを特徴とするプラズマディスプレイ装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

【0027】すなわち、本発明のプラズマディスプレイ装置は、平行に配置された第1及び第2の電極と、第1及び第2の電極に対して直交する形で配置された第3の電極とを有する表示バネルを備え、第2と第3の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、第1と第2の電極に維持放電信号を印加して選

択したセルで維持放電を行わせるプラズマディスプレイ 装置であって、隣接する第1の電極及び第2の電極の組 に交互に逆相の維持放電信号を印加することにより、第 2の電極と第2の電極の一方の側の第1の電極との間で 第1の表示セルが形成され、第2の電極と第2の電極の 他方の側の第1の電極との間で第2の表示セルが形成さ れ、第1の表示セルと第2の表示セルで発光表示を交互 に繰り返すインターレース表示が行われ、プラズマディ スプレイ装置の第2の電極の駆動回路は、第2の電極の 中の奇数番目の電極に共通に印加する電圧パルスを出力 する第1の駆動回路と、第2の電極の中の偶数番目の電 極に共通に印加する電圧パルスを出力する第2の駆動回 路と、第2の電極毎に設けられ、第1の駆動回路と第2 の駆動回路の出力する電圧パルスを第2の電極に印加す ると共に、走査信号を第2の電極に選択的に印加するた めの第3の回路とを備えるプラズマディスプレイ装置に おいて、第3の回路は、第2の電極の中の奇数番目の電 極に接続される第3奇数回路と、第2の電極の中の偶数 番目の電極に接続される第3偶数回路とに分けられてお り、第3奇数回路を少なくとも1個のチップに集積化 し、第3偶数回路を少なくとも1個のチップに集積化す ることを特徴とする。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

【0033】第3奇数回路のチップと第3偶数回路のチ ップの走査信号を順次出力する出力端子は、一方の面か ら見て同じ方向に走査信号が順次出力されるように配置 して、バネルのY電極の配置と合うようにすることが望 ましい。また、本発明の別の態様のプラズマディスプレ イ装置は、平行に配置された第1及び第2の電極と、第 1及び第2の電極に対して直交する形で配置された第3 の電極とを有する表示パネルを備え、第2と第3の電極 に印加する走査信号とアドレス信号により放電セルの選 択を行い、第1と第2の電極に維持放電信号を印加して 選択したセルで維持放電を行わせるプラズマディスプレ イ装置であって、隣接する第1の電極及び隣接する第2 の電極に交互に逆相の維持放電信号を印加することによ り、第2の電極と第2の電極の一方の側の第1の電極と の間で第1の表示セルが形成され、第2の電極と第2の 電極の他方の側の第1の電極との間で第2の表示セルが 形成され、第1の表示セルと第2の表示セルで発光表示 を交互に繰り返すインターレース表示が行われるプラズ マディスプレイ装置において、プラズマディスプレイ装 置の第1の電極の駆動回路は、第1の電極の中の奇数番 目の電極に共通に印加する電圧パルスを出力する第5の 駆動回路と、第1の電極の中の偶数番目の電極に共通に 印加する電圧パルスを出力する第6の駆動回路とを備

え、第5の回路及び第6の回路をそれぞれ複数個設け、 交互に配置することを特徴とする。